ÔÚFPGA£¨Field-Programmable Gate Array£©ÁìÓòÕÒµ½ÊÂÇéͨ³£ÐèÒªÒ»¶¨µÄ»ù´¡ÖªÊ¶ºÍרҵ¼¼ÄÜ¡£¡£¡£ÒÔÏÂÊÇһЩҪº¦Ñ§Ï°Àï³Ì±®£¬£¬£¬£¬¿ÉÒÔ×ÊÖúÄúµÖ´ïÇóÖ°µÄÃż÷£º
Ò»¡¢Ó²¼þÐÎòÓïÑÔ£¨HDL£©ÊìÁ·¶È£º Ê×ÏÈ£¬£¬£¬£¬ÄãÐèÒªÊìϤÖÁÉÙÒ»ÖÖÓ²¼þÐÎòÓïÑÔ£¬£¬£¬£¬ÈçVHDL»òVerilog£¬£¬£¬£¬ÕâÊÇFPGAÉè¼ÆµÄ»ù´¡¡£¡£¡£ÄãÓ¦¸ÃÕÆÎÕÕâЩÓïÑԵĽ¹µãÓï·¨¡¢±àд¿É×ۺϴúÂëÒÔ¼°ÔõÑù¾ÙÐзÂÕæ²âÊÔ¡£¡£¡£
¶þ¡¢»ù±¾µÄµç·ÓëÊý×ÖÂ߼֪ʶ£º ¶ÔÊý×ֵ緵Ļù±¾¹¹¼þÈç¼Ó·¨Æ÷¡¢¼Ä´æÆ÷¡¢¼ÆÊýÆ÷¡¢¶à·¸´ÓÃÆ÷µÈÓÐÒ»¶¨Ïàʶ£¬£¬£¬£¬²¢Ã÷È·ËüÃÇÔõÑùÔÚFPGAÖÐʵÏÖ¡£¡£¡£Êý×ÖÂ߼֪ʶÈç²¼¶û´úÊýºÍ״̬»úÉè¼Æ¶¼ÊDz»¿É»òȱµÄ¡£¡£¡£
Èý¡¢FPGA¿ª·¢Á÷³Ì£º ÏàʶFPGA¿ª·¢µÄÕû¸öÁ÷³Ì£¬£¬£¬£¬´Ó±àÂë¡¢ºÏ³É£¨synthesis£©¡¢½á¹¹Óë²¼Ïߣ¨place and route£©¡¢Ê±ÐòÆÊÎö£¨timing analysis£©Ö±µ½×îÖյıÈÌØÁ÷ÌìÉú£¨bitstream generation£©¡£¡£¡£
ËÄ¡¢Ê¹ÓÃEDA¹¤¾ßµÄÂÄÀú£º Äܹ»Ê¹Óó£¼ûµÄµç×ÓÉè¼Æ×Ô¶¯»¯£¨EDA£©¹¤¾ßÈçXilinxµÄVivado¡¢Intel(ǰAltera)µÄQuartus Prime»òÕßMicrosemiµÄLibero IDE¾ÙÐÐFPGAÉè¼ÆÓëµ÷ÊÔ¡£¡£¡£
Xilinx FPGAÈëÃÅ»ù´¡Ö¸µ¼½Ì³Ì£¨Áã»ù´¡°æ£©
https://z.shaonianxue.cn/course/4892.html
Îå¡¢ÏêϸÏîÄ¿ÂÄÀú£º ͨ¹ýÏÖʵÏîÄ¿À´Õ¹Ê¾ÄãµÄ¼¼ÄÜ£¬£¬£¬£¬ÎÞÂÛÊÇѧУ¿£¿£¿£¿Î³Ì¡¢ÔÚÏ߿γ̡¢ÊµÏ°ÂÄÀúÕÕ¾ÉСÎÒ˽¼ÒÏʱʱîÄ¿¡£¡£¡£ÕâЩÏîÄ¿¿ÉÒÔ×ÊÖú¹ÍÖ÷ÆÀ¹ÀÄãµÄʵսÄÜÁ¦¡£¡£¡£
Áù¡¢ÀíÂÛ֪ʶÓëʵ¼ù¼¼ÄܵÄÁ¬Ïµ£º ÕÆÎÕ×ã¹»µÄÀíÂÛ֪ʶ£¬£¬£¬£¬ºÃ±ÈÊý×ÖϵͳÉè¼ÆÔÀí¡¢CMOSÂß¼¡¢Î¢´¦Öóͷ£Æ÷¼Ü¹¹ÒÔ¼°Êý¾Ý½á¹¹ºÍËã·¨µÈ£¬£¬£¬£¬²¢½«ÕâЩÀíÂÛ֪ʶӦÓõ½Êµ¼ùÖÐÈ¥¡£¡£¡£
Æß¡¢ÆäËûÏà¹Ø¼¼ÄÜ£º ¶ÔǶÈëʽϵͳµÄÃ÷È·ÒÔ¼°Ò»Ð©¸ß¼¶ÅÌËã»úÓïÑÔÈçC/C++µÄÊìÁ·Ê¹ÓÃÒ²»áÊÇÒ»¸ö¼Ó·ÖÏ£¬£¬£¬ÓÉÓÚÓÐЩFPGAÓ¦ÓÃÐèÒªÓëǶÈëʽ´¦Öóͷ£Æ÷ÐͬÊÂÇé¡£¡£¡£


ÒªÏëÔÚFPGAÁìÓòÕÒµ½ÊÂÇ飬£¬£¬£¬ÈôÊÇÄãÄÜÖª×ãÉÏÊö±ê×¼²¢ÓÐÏìÓ¦µÄ֤ʵ£¨ºÃ±È×÷Æ·¼¯¡¢ÊµÏ°ÂÄÀú»òÕßÍÆ¼öÐÅ£©£¬£¬£¬£¬ÄÇôÄã¾ÍÒѾ׼±¸ºÃ×îÏÈÇóÖ°ÁË¡£¡£¡£²»¹ý£¬£¬£¬£¬Çë¼ÇµÃ²î±ðµÄְλ¹ØÓÚÂÄÀúºÍ¼¼ÄܵÄÒªÇóÊDz»¾¡ÏàͬµÄ£¬£¬£¬£¬ÓеÄÊÂÇé¿ÉÄÜ»¹ÐèÒªÌØÁíÍâÌØ¶¨ÁìÓò֪ʶ»ò¼¼ÄÜ¡£¡£¡£ÇëÆ¾Ö¤Ä¿µÄְλ¾ÙÐÐ×¼±¸£¬£¬£¬£¬²¢ÇÒÒ»Ö±¸üÐÂ×Ô¼ºµÄ֪ʶ¿âºÍ¼¼Äܼ¯¡£¡£¡£
´ó·¢28













